

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

2002-373944

(43) Date of publication of

26.12.2002

application:

(51)Int.Cl.

H01L 21/8238 H01L 21/28 H01L 21/8242 H01L 21/8247 H01L 27/092 H01L 27/108 H01L 27/115 H01L 29/43 H01L 29/78 H01L 29/788

H01L 29/792

(21)Application

2001-181151

15.06.2001

(71) Applicant: HITACHI LTD

number:

(22) Date of filing:

HITACHI ULSI SYSTEMS CO LTD

(72)Inventor:

YAMASHITA HISAOMI SHIMIZU AKIHIRO

KURODA ATSUSHI


(54) SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS MANUFACTURING METHOD

(57) Abstract:

PROBLEM TO BE SOLVED: To adjust concentration of the impurity of the gate electrode of a MISFET, and to improve characteristics of the

MISFET.

SOLUTION: A fine particle size silicon film 6a and an amorphous silicon film 6b are successively deposited on a semiconductor substrate 1 via a gate insulating film 5, n- and p-type impurities are doped to the amorphous silicon film 6b on a p-type well 2 (NMOS region) and the amorphous silicon film 6b on an n-type well 3 (PMOS region), respectively, the amorphous silicon film 6b and the fine particlediameter silicon film 6a are subjected to patterning, and the impurities are diffused to form n- and p-type gate electrodes in the NMOS and PMOS regions, respectively, thus reducing the strike-through of the impurities due to channeling, improving uniformity of the diffusion of the impurities, and suppressing gate depletion.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-373944 (P2002-373944A)

(43)公開日 平成14年12月26日(2002.12.26)

(51) Int.Cl. ⁷		識別記号		FΙ			•	f-7]-ド(参考)
HOIL				H011	. 21/28			4M104
	21/28 21/8242 21/8247 27/092	301			27/08 29/62 27/10		321D	5F048
							G	5F083
							621C	5 F 1 O 1
	21/092		Mr. de tak-D.		29/78		371	5 F 1 4 0
			音道開冰	未請求 前	沢坝の数5	OL	(全 10 頁)	最終質に続く

(21)出願番号

特順2001-181151(P2001-181151)

(22) 出願日

平成13年6月15日(2001.6.15)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71)出願人 000233169

株式会社日立超エル・エス・アイ・システ

ムズ

東京都小平市上水本町5丁目22番1号

(74)代理人 100080001

弁理士 筒井 大和

最終質に続く


(54) 【発明の名称】 半導体集積回路装置およびその製造方法

(57)【要約】

【課題】 MISFETのゲート電極の不純物濃度を調整し、MISFETの特性を向上させる。

【解決手段】 半導体基板1上に、ゲート絶縁膜5を介して微粒径シリコン膜6 a およびアモルファスシリコン膜6 bを順次堆積した後、p型ウエル2(NMOS領域)上のアモルファスシリコン膜6 bに n型不純物を、n型ウエル3(PMOS領域)上のアモルファスシリコン膜6 bに p型不純物を注入した後、アモルファスシリコン膜6 b および微粒径シリコン膜6 a をパターニングし、前記不純物を拡散させることによりNMOS領域にn型のゲート電極およびPMOS領域にp型のゲート電極を形成する。この結果、チャネリングによる不純物の突き抜けを低減でき、また、不純物の拡散の均一性を向上させ、ゲート空乏化を抑制できる。





20

30

【特許請求の範囲】

【請求項1】 第1導電型のMISFETを有する半導 体集積回路装置の製造方法であって、

- (a) 半導体基板上に、ゲート絶縁膜を形成する工程 と、
- (b) 前記ゲート絶縁膜上に、多結晶シリコン膜を形成 する工程と、
- (c) 前記多結晶シリコン膜上に、アモルファスシリコ ン膜を形成する工程と、
- (d) 前記アモルファスシリコン膜中に、前記第1導電 10 型の不純物を注入する工程と、
- (e) 前記多結晶シリコン膜およびアモルファスシリコ ン膜をパターニングすることによって前記第1導電型の ゲート電極を形成する工程と、
- (f) 前記ゲート電極の両側に前記第1導電型の不純物 を注入することによって、ソース、ドレイン領域を形成 する工程と、

を有することを特徴とする半導体集積回路装置の製造方 法。

【請求項2】 前記多結晶シリコン膜の結晶粒径は、 0. 06 μ m以下であることを特徴とする請求項1記載 の半導体集積回路装置の製造方法。

【請求項3】 前記(b) および(c) 工程は、同一装 置内で行われることを特徴とする請求項1記載の半導体 集積回路装置の製造方法。

【請求項4】 第1導電型のMISFETを有する半導 体集積回路装置であって、

前記第1導電型のMISFETは、

- (a) 半導体基板中に形成されたソースおよびドレイン と、
- (b) 前記ソースとドレインとの間の半導体基板上に形 成されたゲート絶縁膜と、
- (c) 前記ゲート絶縁膜上に形成され、前記第1導電型 の不純物を有するゲート電極であって、多結晶シリコン 膜およびアモルファスシリコン膜の積層膜よりなるゲー ト電極と、

を有することを特徴とする半導体集積回路装置。

【請求項5】 前記多結晶シリコン膜の結晶粒径は、 0.06μm以下であることを特徴とする請求項1記載 の半導体集積回路装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路装 置およびその製造方法に関し、特に、MISFET(Me tal Insulator Semiconductor Field Effect Transisto r) を有する半導体集積回路装置およびその製造方法に 関するものである。

[0002]

【従来の技術】例えば、半導体基板上に相補型のMIS FETを形成する場合、n型のMISFETおよびp型 50 極の不純物濃度を調整できる技術を提供することにあ

のMISFETのそれぞれのゲート電極にn型の不純物 がドープされていた。

[0003]

【発明が解決しようとする課題】しかしながら、p型の MISFETのゲート電極をn型とした場合、p型の半 導体とn型の半導体との仕事関数の差から、閾値電位V t を下げることが困難であった。

【0004】そこで、n型のMISFETのゲート電極 をn型とし、p型のMISFETのゲート電極をp型 (いわゆるデュアルゲート構造) とすることで、相補型 MISFETを低電圧化においても高速に動作(高性能 化)させる技術が検討されている。

【0005】本発明者らは、かかる技術に関連する研究 ・開発に従事しており、デュアルゲート構造の相補型M ISFETについて検討した結果、素子の微細化が進む 中で、MISFETの駆動電流減少による不良の発生率 が高くなるといった問題に直面した。

【0006】この問題について、本発明者らが鋭意検討 した結果、MISFETのゲート電極中にゲート長相当 のグレインの存在することが原因であることが判明し

【0007】即ち、n型のMISFETおよびp型のM ISFETのゲート電極は、アモルファスシリコンを堆 積しパターニングした後、n型もしくはp型の不純物が 注入される。この際、ゲート電極は、アモルファス状で あるが、その後のn型もしくはp型の不純物の拡散のた めの熱処理時に多結晶化する。この多結晶化の際に、ゲ ート長相当までそのグレイン(結晶粒)が成長するとゲ ート電極底部まで不純物が拡散せず、ゲート電極中に空 乏層が生じる。その結果、見かけのゲート絶縁膜厚が大 きくなり、駆動電流が減少してしまうのである。

【0008】一方、n型のMISFETおよびp型のM ISFETのゲート電極を、多結晶シリコンを堆積した 後、n型もしくはp型の不純物を注入することにより形 成すると、チャネリングによる不純物の突き抜けが起こ り、これらの不純物が半導体基板(チャネル領域)まで 到達し、閾値電位V t の変動を引き起こす。

【0009】また、ゲート電極上にシリサイド層を形成 し、ゲート電極の低抵抗化を図る場合には、不純物濃度 が小さい方がシリサイド化反応が起こりやすいため、多 結晶シリコンを堆積することにより、n型もしくはp型 の不純物を注入した後、さらに、アモルファスシリコン を堆積し、ゲート電極を形成する技術も検討されてい

【0010】しかしながら、この場合は、多結晶シリコ ンとアモルファスシリコンとの界面に自然酸化膜が生 じ、不純物の拡散が不均一となったり、また、ゲート電 極のパターニングが困難になる。

【0011】本発明の目的は、MISFETのゲート電

10

20

る。

【0012】本発明の他の目的は、MISFETの特性を向上させる技術を提供することにある。

【0013】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0014]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 次のとおりである。

【0015】(1)本発明の半導体集積回路装置の製造方法は、第1導電型のMISFETを有する半導体集積回路装置の製造方法であって、ゲート絶縁膜上に、多結晶シリコン膜を形成する工程と、この多結晶シリコン膜上に、アモルファスシリコン膜を形成する工程と、このアモルファスシリコン膜中に、第1導電型の不純物を注入する工程と、多結晶シリコン膜およびアモルファスシリコン膜をパターニングすることによって第1導電型のゲート電極を形成する工程を有する。

【0016】この多結晶シリコン膜の結晶粒径を、0. 06μm以下とすることができる。

【0017】また、多結晶シリコン膜とアモルファスシリコン膜を同一装置内で形成することができる。

【0018】(2) 本発明の半導体集積回路装置は、第 1導電型のMISFETのゲート絶縁膜上に形成され、 前記第1導電型の不純物を有するゲート電極であって、 多結晶シリコン膜およびアモルファスシリコン膜の積層 膜よりなるゲート電極を有する。

【0019】この多結晶シリコン膜の結晶粒径を、0. 06μm以下とすることができる。

[0020]

【発明の実施の形態】(実施の形態 1)以下、本発明の 実施の形態を図面に基づいて詳細に説明する。なお、原 則として実施の形態を説明するための全図において同一 機能を有するものは同一の符号を付し、その繰り返しの 説明は省略する。

【0021】本実施の形態の半導体集積回路装置の製造方法を図1~図9を用いて説明する。図1~図9は、本実施の形態の半導体集積回路装置の製造方法を工程順に示した基板の要部断面図である。

【0022】まず、図1に示すように、例えばp型の単結晶シリコンからなる半導体基板1を用意し、半導体基板1の素子分離領域に素子分離4を形成する。この素子分離4を形成するには、まず半導体基板1をエッチングして深さ350m程度の溝を形成した後、半導体基板1を約850℃~1000℃で熱酸化することによって、この溝の内壁に膜厚10m程度の薄い酸化シリコン膜(図示せず)を形成する。次に、溝の内部を含む半導体基板1上にCVD法で膜厚450~500m程度の酸化シリコン膜を堆積し、溝外部の酸化シリコン膜を化学機 50

械的研磨 (CMP: Chemical Mechanical Polishing) 法により除去することによって、その表面を平坦化する。

【0023】ここで、図1中の右側をp型のMISFE T形成領域(PMOS領域)、左側をn型のMISFE T形成領域(NMOS領域)とする。

【0024】次に、半導体基板1のNMOS領域にp型不純物(例えばホウ素)を注入し、半導体基板1のPMOS領域にn型不純物(例えばリン)を注入した後、半導体基板1を約950℃で熱処理し、上記不純物を拡散させることによって、p型ウエル2およびn型ウエル3を形成する。

【0025】その後、図2に示すように、フッ酸を用いたウェットエッチングで半導体基板1の表面を洗浄し、続いて半導体基板1を約700~800℃で熱酸化することによって、その表面に膜厚5~6m程度の清浄なゲート絶縁膜5を形成する。

【0026】次に、ゲート絶縁膜5上に、CVD (Chemical Vapor Deposition) 法により微粒径シリコン膜6 aを堆積する。この微粒径シリコン膜6 aを堆積するには、まず、ゲート絶縁膜5が形成されたウエハを枚葉デボ装置に挿入する。この際、装置内は、窒素(N2)でパージされている。次いで、装置内を減圧状態とし、シラン(SiH4)系のガスを原料として、640~660℃の温度下で、微粒径シリコン膜6 aを堆積する。この際、微粒径シリコン膜6 aのグレインサイズ (結晶粒径) は、0.06μm程度となる。

【0027】次いで、微粒径シリコン膜6a上に、CV D法によりアモルファスシリコン膜6bを堆積する。こ 30のアモルファスシリコン膜6bは、微粒径シリコン膜6 aの形成と同じ装置を用い、微粒径シリコン膜6aの堆 積後、装置内の温度を530℃程度まで下げ、装置内温 度が安定した後、シラン(S1H4)系のガスを原料と して堆積する。このように、成膜温度を変えることによ り、結晶粒径や原子の状態を変えることができる。例え ば、単結晶や多結晶を非晶質に変えることができる。な お、原料ガスの流量や装置内の圧力を変えることにより 成膜速度(デポレート)を変えることができる。

【0028】このように、本実施の形態によれば、微粒径シリコン膜6aとアモルファスシリコン膜6bを同一装置内で堆積したので、これらの膜間に自然酸化膜が形成されることを防止することができる。

【0029】即ち、前述の積層膜を異なる装置で形成せざるを得ない場合には、装置間の移動時等に、微粒径シリコン膜上に自然酸化膜が生じてしまう。この自然酸化膜は、後述するゲート電極中の不純物の不均一拡散やゲート電極の加工不良の原因となる。

【0030】次いで、図3に示すように、アモルファスシリコン膜6b上であって、n型ウエル3上にレジスト膜R1を形成する。このレジスト膜をマスクに、アモル

20

40

ファスシリコン膜6 b中にリン(P)もしくはヒ素(As)等のn型不純物を、イオン注入法により注入する。このイオン注入のエネルギーは、不純物がアモルファスシリコン膜6 bに到達する程度のエネルギーであり、不純物は、微粒径シリコン6 a中には注入されない。

【0031】次いで、図4に示すように、レジスト膜R 1をエッチングにより除去し、アモルファスシリコン膜 6 b上であって、p型ウエル2上にレジスト膜R 2を形成する。このレジスト膜R 2をマスクに、アモルファスシリコン膜6 b中に、ホウ素(B) もしくはフッカホウ 10素(BF2)等のp型不純物を、イオン注入法により注入する。この際のイオン注入のエネルギーも、不純物がアモルファスシリコン膜6 bに到達する程度のエネルギーであればよい。

【0032】このように、本実施の形態によれば、n型もしくはp型の不純物をアモルファスシリコン膜6bに注入することとしたので、、チャネリングによる不純物の突き抜けを防止でき、これらの不純物が半導体基板(チャネル領域)まで到達することによる閾値電位Vtの変動を防止することができる。

【0033】次いで、レジスト膜R2をエッチングにより除去し、図5に示すように、アモルファスシリコン膜6b上のゲート電極形成予定領域にレジスト膜(図示せず)を形成し、このレジスト膜(図示せず)をマスクにしたドライエッチングで、アモルファスシリコン膜6bおよび微粒径シリコン膜6aをエッチングする。

【0034】ここで、本実施の形態によれば、前述したように、微粒径シリコン膜6aとアモルファスシリコン膜6b間の自然酸化膜の形成を防止することができ、これらの膜のパターニング(加工)を精度良く行うことが 30できる。

【0035】即ち、微粒径シリコン膜6aおよびアモルファスシリコン膜6bのエッチングは、下層のゲート絶縁膜5や素子分離4を構成する酸化シリコン膜に対して選択比がとれる条件下で行われる。従って、これらの膜中に自然酸化膜が存在すると、この自然酸化膜上でエッチング速度が減少し、加工不良が生じ得る。

【0036】これに対して、本実施の形態においては、 自然酸化膜の形成を防止(もしくは低減)することがで きるので、加工不良を低減することができる。

【0037】次に、図6に示すように、950~1000℃の熱処理(RTA:Rapid Thermal Arneal)を施し、アモルファスシリコン膜6b中の不純物の拡散を行う。この際、アモルファスシリコン膜6b中の不純物は、下層の微粒径シリコン膜6aまで拡散する。その結果、n型の不純物を含有するアモルファスシリコン膜6bおよび微粒径シリコン膜6aからなるn型のゲート電極Gnおよびp型の不純物を含有するアモルファスシリコン膜6bおよび微粒径シリコン膜6aからなるp型のゲート電極Gpが形成される。

【0038】この際、微粒径シリコン膜6aのグレインサイズは、0.06 μ m程度であるため、不純物の拡散の均一性を確保することができる。その結果、ゲートの空乏化を抑制でき、駆動電流の減少を防止することができる。

【0039】また、ゲート電極のエッチング(加工)後に、不純物の拡散を行ったので、n型の不純物を含有するシリコン膜とp型の不純物を含有するシリコン膜とのエッチングレートの差によるゲート寸法差を低減することができる。

【0040】次に、図7に示すように、p型ウエル2上のゲート電極Gnの両側の半導体基板1にヒ素等のn型不純物を注入しn-型半導体領域11を形成する。次いで、n型ウエル3上のゲート電極Gpの両側の半導体基板1にホウ素等のp型不純物を注入しp-型半導体領域12を形成する。

【0041】次いで、図8に示すように、半導体基板1上にCVD法で窒化シリコン膜を堆積した後、この窒化シリコン膜を異方的にエッチングすることによりサイドウォール16sをゲート電極Gn、Gpの側壁に形成する。

【0042】次いで、サイドウォール16sをマスクに、p型ウエル2中に、ヒ素等のn型不純物を注入することによってn+型半導体領域14(ソース、ドレイン)を形成する。また、n型ウエル3中に、ホウ素等のp型不純物を注入することによってp+型半導体領域15(ソース、ドレイン)を形成する。

【0043】次いで、図9に示すように、シリコン基板1上に、スパッタ法によりCo(コバルト)膜を堆積し、熱処理を施すことにより、シリコン基板1(n+型半導体領域14、p+型半導体領域15)とCo膜との接触部においてシリサイド化反応をおこさせ、シリコン基板1(n+型半導体領域14、p+型半導体領域15)およびゲート電極Gn、Gp上に、CoSi2(コバルトシリサイド)層21aを形成する。

【0044】次いで、未反応のCo膜をエッチングにより除去し、シリコン基板1(n*型半導体領域14、p*型半導体領域15)およびゲート電極Gn、Gp上に、CoSi2層21aを残存させる。このCoSi2層21aは、n*型半導体領域14、p*型半導体領域15およびゲート電極の低抵抗化、もしくは接続抵抗の低減のために形成される。

【0045】 ここまでの工程で、LDD (Lightly Doped Drain)構造のソース、ドレインを備えたnチャネル型 MISFETQnおよびpチャネル型MISFETTQ pが形成される。

【0046】続いて、nチャネル型MISFETQnおよびpチャネル型MISFETTQp上に酸化シリコン膜等からなる層間絶縁膜を堆積し、この層間絶縁膜上に

配線が形成されるが、これらの図示および形成工程の詳 細な説明は省略する。また、この配線と、n+型半導体 領域14 (ソース、ドレイン) もしくはp+型半導体領 域15 (ソース、ドレイン) とは、層間絶縁膜中に形成 されたプラグを介して接続される。

【0047】このように、本実施の形態によれば、ゲー ト電極を、アモルファスシリコン膜6 bと微粒径シリコ ン膜6aとの積層膜で構成したので、これらの膜中に不 純物を注入する際のチャネリングによる不純物の突き抜 けを防止できる。また、不純物の拡散の均一性を向上さ 10 せ、ゲート空乏化を抑制できる。その結果、MISFE TQn、Qpの閾値電位の変動を抑制し、また、駆動電 流の減少を防止することができる。

【0048】なお、本実施の形態においては、微粒径シ リコン膜6 a のグレインサイズを、0.06 μ m程度と したが、このグレインサイズは、0.06μm以下でも よく、今後のゲート電極幅の微細化に対応するために は、グレインサイズは、より小さい方が好ましい。

【0049】 (実施の形態2) 次に、ゲート電極中に金 属膜を用いたMISFETについて説明する。このよう 20 に、ゲート電極中に金属膜を用いることにより、ゲート 電極の抵抗を下げることができる。

【0050】以下、本実施の形態の半導体集積回路装置 の製造方法を説明する。図10~図13は、本実施の形 態の半導体集積回路装置の製造方法を工程順に示した基 板の要部断面図である。なお、アモルファスシリコン膜 6 bに、n型不純物およびp型不純物を注入する工程ま では、図1~図4を参照しながら説明した実施の形態1 の場合と同様であるためその説明を省略する。

【0051】図4に示すアモルファスシリコン膜6bが 30 形成された半導体基板1に、950~1000℃の熱処 理(RTA)を施し、アモルファスシリコン膜6b中の 不純物の拡散を行う。この際、アモルファスシリコン膜 6 b中の不純物は、下層の微粒径シリコン膜 6 a まで拡 散する (図10)。

【0052】次いで、図11に示すように、アモルファ スシリコン膜6 b上に、スパッタ法により窒化チタン (TiN)膜31およびタングステン(W)膜32を順 次堆積する。窒化チタン膜は、シリコンとタングステン (金属) との反応を防止するためのバリアメタル膜であ 40 る。 窒化チタンの他、 窒化タングステン (WNx) 膜を バリアメタル膜として堆積してもよい。

【0053】次いで、図12に示すように、タングステ ン膜32上のゲート電極形成予定領域にレジスト膜(図 示せず)を形成し、このレジスト膜 (図示せず) をマス クにしたドライエッチングで、タングステン (W) 膜3 2、窒化チタン (TiN) 膜31、アモルファスシリコ ン膜6 bおよび微粒径シリコン膜6 aをエッチングす

【0054】その結果、n型の不純物を含有するアモル 50 ず)およびタングステン膜の代わりにシリサイド膜を用

ファスシリコン膜6 bおよび微粒径シリコン膜6 a、 窒 化チタン (TiN) 膜31 およびタングステン (W) 膜 32からなるn型のゲート電極Gnおよびp型の不純物 を含有するアモルファスシリコン膜6 bおよび微粒径シ リコン膜6a、窒化チタン (TiN) 膜31およびタン グステン (W) 膜32からなる p型のゲート電極 G pが 形成される。

【0055】次に、図13に示すように、p型ウエル2 上のゲート電極Gnの両側の半導体基板1にヒ素等のn 型不純物を注入しn-型半導体領域11を形成する。次 いで、n型ウエル3上のゲート電極Gpの両側の半導体 基板1にホウ素等のp型不純物を注入しp-型半導体領 域12を形成する。

【0056】次いで、半導体基板1上にCVD法で窒化 シリコン膜を堆積した後、この窒化シリコン膜を異方的 にエッチングすることによりサイドウォール16sをゲ ート電極Gn、Gpの側壁に形成する。

【0057】次いで、サイドウォール16sをマスク に、p型ウエル2中に、ヒ素等のn型不純物を注入する ことによってn+型半導体領域14 (ソース、ドレイ ン)を形成する。また、n型ウエル3中に、ホウ素等の p型不純物を注入することによってp+型半導体領域1 5 (ソース、ドレイン) を形成する。

【0058】このように、本実施の形態によれば、ゲー ト電極を、アモルファスシリコン膜6 b および微粒径シ リコン膜 6 a の積層状態で、不純物を注入・拡散するこ とにより形成したので、実施の形態1の場合と同様に、 チャネリングによる不純物の突き抜けやゲート空乏化を 抑制できる。

【0059】さらに、アモルファスシリコン膜6 b上に タングステン膜32等の金属膜を堆積し、エッチングす ることによりゲート電極を形成したので、ゲート電極の 低抵抗化を図ることができる。

【0060】(実施の形態3)実施の形態1および2に おいては、MISFTのゲート電極部に本発明を適用し たが、本発明は、不純物を含むシリコン層を有する半導 体集積回路装置に広く適用可能である。

【0061】図14は、本発明を不揮発性メモリセルに 適用した場合の一例である。

【0062】この場合、半導体基板1(p型ウエル2) 上には、熱酸化膜等からなるトンネル絶縁膜305を介 して浮遊電極 F Gが形成されている。また、この浮遊電 極FG上には、酸化シリコン膜等からなる絶縁膜22を 介して制御電極CGが形成されている。

【0063】前記浮遊電極FGは、アモルファスシリコ ン膜6 bおよび微粒径シリコン膜6 aからなり、制御電 極CGは、アモルファスシリコン膜6bおよび微粒径シ リコン膜6a、窒化チタン膜(図示せず) およびタング ステン膜32からなる。なお、窒化チタン膜(図示せ

いてもよい。

【0064】これらの電極(CG、FG)中には不純物が含まれており、実施の形態1もしくは2で説明したように、アモルファスシリコン膜6bおよび微粒径シリコン膜6aの積層状態で、アモルファスシリコン膜6bに不純物を注入した後、拡散させる。その結果、チャネリングによる不純物の突き抜けを抑制でき、トンネル絶縁膜や層間絶縁膜の信頼性を向上させることができる。また、トンネル絶縁膜や層間絶縁膜の順質が向上することにより、データの保持特性、書き込み特性もしくは読み 10出し特性が向上する。

【0065】また、図15は、本発明をDRAM(Dyna mic Random Access Memory)メモリセルに適用した場合の一例である。DRAMメモリセルは、キャパシタCとこれに直列に接続された情報転送用MISFETQsにより構成され、このキャパシタCは、下部電極LE、容量絶縁膜CZおよび上部電極UEとからなる。また、このキャパシタCとMISFETQsの一端(ソース、ドレイン領域)とはプラグP1を介して接続される。また、MISFETQsの他端(ソース、ドレイン領域)とビット線BLとはプラグP2を介して接続される。

【0066】ここで、プラグP1、P2は、MISFE TQsのソース、ドレイン領域上の酸化シリコン膜等よりなる層間絶縁膜THを除去することにより形成されたコンタクトホールC1、C2中にシリコン膜を埋め込むことにより形成される。

【0067】ここで、これらのプラグP1、P2とソース、ドレイン領域との接触抵抗の低減等のため、プラグP1、P2中に不純物を注入し、この不純物をプラグP1、P2からソース、ドレイン領域に拡散(固層拡散)させる。

【0068】従って、この固層拡散前のプラグP1、P2を、図15に示すように、アモルファスシリコン膜6bおよび微粒径シリコン膜6aの積層状態で、アモルファスシリコン膜6bに不純物を注入した後、拡散させることにより形成すれば、プラグP1、P2中の不純物の均一性を向上することができる。このようなプラグP1、P2から固層拡散によりMISFETのソース、ドレイン領域中に不純物を注入(14)すれば、均一に拡散することができ、接触抵抗の低減を図ることができる。また、リフレッシュ特性を向上させることができる。

【0069】また、図16に示すように、本発明をDR AMメモリセルのキャパシタC部に適用してもよい。このキャパシタCは、下部電極LE、容量絶縁膜CZおよび上部電極UEとからなる。このキャパシタCの下部電極LEを、アモルファスシリコン膜6bおよび微粒径シリコン膜6aで構成し、アモルファスシリコン膜6bおよび微粒径シリコン膜6aの積層状態で、アモルファスシリコン膜6bに不純物を注入した後、拡散させる。そ 50

の結果、下部電極 L E 中の不純物の均一性を向上することができる。その結果、キャパシタ C の特性を向上させることができる。

【0070】以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 【0071】

【発明の効果】本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、 以下の通りである。

【0072】MISFETのゲート絶縁膜上に、多結晶シリコン膜およびアモルファスシリコン膜を順次形成し、このアモルファスシリコン膜中に不純物を注入した後、拡散したので、これらの膜で構成されるゲート電極からの不純物の突き抜けを防止できる。また、不純物の拡散の均一性を向上させ、ゲート空乏化を抑制できる。

【0073】その結果、MISFETQn、Qpの閾値電位の変動を抑制し、また、駆動電流の減少を防止することができる等、半導体集積回路装置の特性を向上させることができる。

【図面の簡単な説明】

【図1】本発明の実施の形態1である半導体集積回路装置の製造方法を示す基板の要部断面図である。

【図2】本発明の実施の形態1である半導体集積回路装置の製造方法を示す基板の要部断面図である。

【図3】本発明の実施の形態1である半導体集積回路装置の製造方法を示す基板の要部断面図である。

【図4】本発明の実施の形態1である半導体集積回路装置の製造方法を示す基板の要部断面図である。

【図5】本発明の実施の形態1である半導体集積回路装置の製造方法を示す基板の要部断面図である。

【図6】本発明の実施の形態1である半導体集積回路装置の製造方法を示す基板の要部断面図である。

【図7】本発明の実施の形態 1 である半導体集積回路装置の製造方法を示す基板の要部断面図である。

【図8】本発明の実施の形態1である半導体集積回路装置の製造方法を示す基板の要部断面図である。

【図9】本発明の実施の形態1である半導体集積回路装置の製造方法を示す基板の要部断面図である。

【図10】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図11】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図12】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図13】本発明の実施の形態2である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図14】本発明の実施の形態3である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【図15】本発明の実施の形態3である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

11

【図16】本発明の実施の形態3である半導体集積回路 装置の製造方法を示す基板の要部断面図である。

【符号の説明】

- 1 シリコン基板(半導体基板)
- 2 p型ウエル
- 3 n型ウエル
- 4 素子分離
- 5 ゲート絶縁膜
- 6 a 微粒径シリコン膜
- 6 b アモルファスシリコン膜
- 11 n-型半導体領域
- 12 p-型半導体領域
- 14 n+型半導体領域
- 15 p+型半導体領域
- 16s サイドウォール
- 21a CoSi2層
- 22 絶縁膜
- 31 窒化チタン膜

32 タングステン膜


305 トンネル絶縁膜

- BL ビット線
- C キャパシタ
- C1、C2 コンタクトホール
- CG 制御電極
- CZ 容量絶縁膜
- FG 浮遊電極
- Gn n型ゲート電極
- 10 Gp p型ゲート電極
 - LE 下部電極
 - P1、P2 プラグ
 - Qn nチャネル型MISFET
 - Qp pチャネル型MISFET
 - Os 情報転送用MISFET
 - R 1 レジスト膜
 - R2 レジスト膜
 - TH 層間絶縁膜
 - UE 上部電極

20

【図1】

D 1





【図3】

Ø 3

【図2】


B 2







[図4]

27 4







【図11】 [図12] **Ø** 11 **2** 12 【図13】 **Ø** 13 【図14】 図 14 【図15】 【図16】 **Ø** 15 图 16

フロントページの続き

(51) Int.Cl	.7 識別記号	FΙ		テーマコード(参考)
H01L	. 27/108	H01L	27/10	6717.
	27/115		,	434
	29/43		29/78	301G
	29/78			3010
	29/788			
	29/792			
(72)発明者	山下 寿臣 東京都小平市上水本町5丁目22番1号 株 式会社日立超エル・エス・アイ・システム ズ内 清水 昭博 東京都小平市上水本町5丁目22番1号 株 式会社日立超エル・エス・アイ・システム ズ内 黒田 淳 東京都小平市上水本町5丁目22番1号 株 式会社日立超エル・エス・アイ・システム ズ内	F夕一人(参	5F048 5F083 5F101 5F140	4 AA01 EB01 EB20 EB37 EB40 CC05 ID04 ID26 ID43 ID64 DD79 ID80 ID84 FF13 FF14 FF18 GC09 GG10 GG14 GG16 GG19 HH10 HH16 8 AA07 AB01 AC03 BA01 BB04 BB06 EB07 EB08 BB09 EB12 EB13 EB14 EB18 EC06 EB03 EF06 EF11 EG12 DA27 AD24 AD48 EF04 EF07 EF23 CA02 CA27 JA32 JA33 JA35 JA39 MA06 MA17 MA20 FR36 EA07 EA19 EB05 BB08 BC01 ED35 EH02 AA05 AA06 AA39 AC32 BA01 BC06 BC17 EB03 EB07 EF04 EF14 EF21 EF22 EF27 EF28 EF30 EF33 EF34 EG08 BG14 EG28 EG30 EG32 EG33 EG34 EG38 EG43 EG44 ES52 EH15 EJ27 EK02 EK13 CB04 CC03
				CE10